Teaching methodology for signature analysis and cyclic redundancy check
Dimiter Badarov
This article discusses the methods, the tasks and the material base used in the teaching process for students in signature analysis and cyclic redundancy check. The laboratory training is conducted on FPGA programmable logic device. The device configuration is done by drawing of schematic diagrams in the Xilinx ISE schematic editor instead of using hardware description language. Several sequences of tasks and logical diagrams are proposed for step-by-step education. Several auxiliary library models are developed to facilitate the different tasks completion. These models are substituting some functionality needed for the tasks accomplishment. For example, dynamic 7 segment display driver and frequency divider chain. These models are not subject of the current education. Due to this fact their schematic diagrams are not provided to the students for clarity. The use of FPGA for the trainings gives a convenient and fast alternative to the dedicated modules with TTL devices.
В статията са разгледани методите, техническите средства и задачите използвани за обучение на студенти на тема “Сигнатурен анализ и контролен цикличен код”. Лабораторното упражнение се извършва върух FPGA програмируема логика, като конфигурирането се осъществява чрез принципни логически схеми в графичен редактор. Това се предпочита пред използването на език за поведенческо описание на хардуер поради по- голямата яснота и аналогия с изучаваните схеми. Разработени са последователности от задачи за изпълнение и принципни логически схеми, чрез които да се усвои материала стъпка по стъпка. За улесняване работата на студентите са разработени библиотечни модели на модули, които са необходими за реализацията на упражнението, но не са предмет на обучението. Такива схеми на пример са управление на динамична 7 сегментна индикация, и делител на честота. Схемите на модулите не се предоставят на студентите за по-голяма яснота.
Cite this article as:
Badarov D. Teaching methodology for signature analysis and cyclic redundancy check. Journal – Electrotechnica & Electronica (Е+Е), Vol. 52 (11-12), 2017, pp. 6-10, ISSN: 0861-4717 (Print), 2603-5421 (Online)
