Study of the factors influencing power consumption of FPGA-based designs
Galia Marinova, Zdravka Tchobanova
The paper presents results from the study of power consumption of basic circuit designs on FPGA with different VHDL descriptions, different elaborated and synthesized structures and realized on different devices. The study is performed for 4 different VHDL descriptions (behavioral and structural) of 4-bit comparator and realizations on Xilinx FPGA circuits from the families Artix-7, Zynq 7000 all programmable System-on-a-chip (SoC) or on the Xilinx board Zedboard. The Xilinx software Vivado 2014 is used and the function Power report is implemented for power consumption study. Power consumption is sensitive to factors enumerated. For the 4-bit comparator studied it goes to 29% increase of dynamic power for structural VHDL description and it shows that the low-power design on FPGA should start with the low power design of very basic structures as combinatorial logic circuits.
Статията представя резултати от изследването на консумираната мощност на схемни проекти, реализирани върху програмируеми схеми FPGA, основани на различни описания на VHDL кода (поведенчески и структурни), различни логически и синтезирани структури, и реализирани върху различни устройства. Изследването е направено за 4 различни описания на VHDL кода на 4-битов компаратор и последващата им реализация върху Xilinx FPGA схеми от фамилиите Artix-7, Zynq 7000 напълно програмируеми системи-върху чип (SoC) или върху платката на Xilinx Zedboard. Използван е софтуерът за цифрово проектиране Vivado 2014 на Xilinx, а резултатите за изследваната мощност на всяка проектна реализация са получени с опцията Power report. Изследването показва, че консумираната мощност зависи от изброените по- горе фактори. При структурно описание на VHDL на 4-битовия компаратор се получава до 29% нарастване на изразходваната динамична мощност в сравнение с поведенческото описание, следователно проектирането върху FPGA за ниска консумация би следвало да започне с проектирането за ниска консумация на базисните схемни структури, например комбинационните логически схеми.
